芯制造
ChipManufacturing.org
当前位置

【NEWS】台积电押注高级封装技术背后

20
发表时间:2021-02-18 15:43

    2021年的ISSCC如期而至。虽然今年ISSCC改到了线上进行,但是参会者热情不减。在刚刚结束的Plenary Session中,TSMC董事长刘德音做了一个重要的演讲,其中一方面展望了下一代半导体工艺的发展,另一方面则强调了下一代先进封装技术对于半导体行业的重要性以及TSMC在该方面的投入。从演讲内容来看,TSMC正在越来越强调自己在高级封装领域的领导地位,而TSMC的重心从半导体先进制程慢慢转向先进封装这一点非常值得我们关注。

    首先TSMC还是展示了在先进半导体制程领域的领导位置。3nm预计将会在2022年使用EUV量产,然而值得注意的是3nm工艺的速度相对5nm仅仅提升10%,即使是相对7nm性能也仅仅提升40%左右。从某种角度上来说,这样的结果也说明了未来芯片性能的提升中特征尺寸缩小占的比重越来越小了。

    那么半导体芯片下一代性能到底靠什么提升呢,TSMC给出的答案是先进封装。在Plenary Talk中,TSMC的PPT里面系统级先进封装技术创新甚至被画在了芯片级创新的上方。

    TSMC提出的下一代先进封装技术称为SoIC,System of Integrated Chips(集成电路系统),这个名称应该是从目前常见的SoC演变而来,意思是SoIC将会继承SoC的衣钵而成为下一代芯片系统的主要范式。
    SoIC相对于友商的技术(例如Intel的EMIB)到底强在哪里?TSMC给出了一个很有用同时也很有意思的指标,就是IO密度。TSMC目前的SoIC中可用的最先进封装互联技术为3D Fabric,该技术可以把多块芯片堆叠在一起,而芯片之间的IO间距可以小到1um左右,这相对于其它基于bump的3DIC技术小了一个数量级。在TSMC的愿景中,过去的SoC是把多个IP平面集成在一个芯片里,而SoIC则是把多个芯片粒(chiplet)以3D堆叠的形式集成在一起,然后这个SoIC就可以看作是一块芯片。目前,TSMC已经实现了使用3D Fabric技术完成的12层堆叠SoIC,这也将是高级封装领域的一个重要里程碑。

    为什么IO这么重要?关于这个问题,我们认为其中一个重要原因是未来半导体芯片市场的一个重要驱动力是高性能计算(包括人工智能),而高性能计算中内存墙已经越来越成为问题。举例来说,目前互联网巨头在云计算人工智能领域中对算力需求最大的是推荐系统,而推荐系统的模型往往非常大,可以轻易到达GB数量级甚至有可能在未来数年继续演进到TB数量级。对于这样的模型,几乎都是IO/memory bound,因此TSMC才会把IO列为其下一代先进封装技术的关键指标。根据TSMC的预测,其SoIC技术可望将IO密度增加一个数量级,从而满足这类高性能计算的需求。

    总体来说,TSMC在ISSCC 2021上的演讲逻辑很明确:靠特征尺寸缩小带来的性能提升已经很有限,而下一代芯片系统的演进方向就是高级封装技术,以满足高性能计算对于内存带宽和移动应用对于低功耗内存访问的需求。
    同时,TSMC在高级封装领域的大力投入也意味着高级封装技术的重心正在慢慢从后端封装厂移到前端半导体代工厂。回顾过去,在Flip Chip以及PoP、SIP时代,大多数封装技术都是在后端封装厂完成,与半导体代工厂关系不大;而在2.5D/3DIC封装开始,TSMC开始大举进军高级封装市场,而以SoIC,3DFabric已经俨然是代工厂的一项主要业务了(换句话说,其他封装厂都没有能力做下一代高级封装技术,而必须由TSMC这样的代工厂做)。
    如果TSMC主推的SoIC成功成为下一代芯片系统的主流技术,那么TSMC将会在半导体行业更加强势,而中国本来代工厂较弱,封装厂较强的局面将会变成代工和封装技术都较为落后。