后道工序 Back end of line（BEOL）

　　集成电路是依靠所谓的平面工艺一层一层制备起来的。对于逻辑器件，简单地说，首先是在 Si衬底上划分制备晶体管的区域(active area)，然后是离子注入实现N型和P型区域，其次是做栅极，随后又是离子注入，完成每一个晶体管的源极(source)和漏极(drain)。这部分工艺流程是为了在 Si 衬底上实现N型和P型场效应晶体管，又被称为前道(front end of line，FEOL)工艺。与之相对应的是后道(back end of line，BEOL)工艺，后道实际上就是建立若干层的导电金属线，不同层金属线之间由柱状金属相连。目前大多选用 Cu 作为导电金属，因此后道又被称为 Cu 互联(interconnect)。这些铜线负责把衬底上的晶体管按设计的要求连接起来，实现特定的功能。图1是一个逻辑器件的剖面示意图。新的集成技术在晶圆衬底上也添加了很多新型功能材料，例如：后道(BEOL)的低介电常数(εr < 2.4)绝缘材料，它是多孔的能有效降低后道金属线之间的电容[1]。由于对Low-K材料的要求不断提高，仅仅进行单工程开发评估是不够的。为了达到总体最优化，还需要进行综合评估，以解决多步骤的问题[2]。

图1 一个逻辑器件的剖面示意图

参考文献：

[1]韦亚一，超大规模集成电路先进光刻理论与应用，科学出版社，2016，3-3，424-424

[2] LI-Hung Chen，后道工艺整合，半导体技术（中文期刊），2003，78-78